(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-104716

(43)公開日 平成7年(1995)4月21日

(51) Int.Cl.⁶

觀別記号

FΙ

技術表示箇所

G 0 9 G 3/36

G 0 2 F 1/133

575

審査請求 未請求 請求項の数1 FD (全 7 頁)

(21)出願番号

特願平5-269896

(71)出願人 000006633

京セラ株式会社

(22)出願日

平成5年(1993)9月30日

京都府京都市山科区東野北井ノ上町5番地

の22

(72)発明者 有田 宏隆

滋賀県八日市市蛇溝町長谷野1166番地の6

京セラ株式会社滋賀工場内


(74)代理人 弁理士 根本 進

(54) 【発明の名称】 表示装置

(57)【要約】

【構成】 デジタル映像信号が上位ビットより順にm個 (m≥2) のデジタル映像信号群に分割され、各デジタル映像信号群に対応したm個の基準電圧群のそれぞれから、各デジタル映像信号群に対応した基準電圧が選択され、選択されたm個の基準電圧値を平均化した電圧値の 階調信号がマトリクス型表示パネルのデータ線に出力される。各基準電圧の電圧値は、基準電圧の数が階調数よりも少なくなるように設定される。

【効果】 周辺回路を複雑化することなく表示の階調数よりも基準電圧の数を少なくすることができ、データ線側ドライバICの実装スペースが制限されている場合でも多階調化を行うことができる。



【特許請求の範囲】

【請求項1】 マトリクス型表示パネルの各データ線にデジタル映像信号に対応する電圧値の階調信号を出力する表示装置において、そのデジタル映像信号は上位ビットより順にm個(m≥2)のデジタル映像信号群に分割され、各デジタル映像信号群に対応したm個の基準電圧群のそれぞれから、各デジタル映像信号群に対応した基準電圧が選択され、選択されたm個の基準電圧値を平均化した電圧値の階調信号がデータ線に出力されることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタル映像信号に対応する画像を表示することのできる表示装置に関する。

[0002]

【従来の技術】従来のTFT式アクティブマトリクス型液晶表示装置のデータ線側ドライバICを、図6に示す。図6のドライバICは、8階調表示用で、液晶画素に対応した3ビットのデジタル映像信号 D_{0j} 、 D_{1j} 、 D_{2j} がクロック信号CL 2に同期して第1のラッチ回路10 1に入力される。第1のラッチ回路10 1に入力されたデジタル映像信号は、その後クロック信号CL 1に同期して第2のラッチ回路10 2に入力される。そして、第2のラッチ回路10 2の出力は電圧セレクタ回路10 3に入力される。

【0003】この電圧セレクタ回路103はデコーダ回路などで構成されるものであり、例えば、3ビットのデジタル映像信号に応じて $2^3=8$ 個の基準電圧群($V_0\sim V_7$)からいずれか一つの基準電圧を選択するためのアナログスイッチ $104a\sim 104$ hのであり、オン状態となった $104a\sim 104$ hのうちの一つの基準電圧選択用アナログスイッチを介して、それに接続された基準電圧 $V_0\sim V_7$ の一つが選択され、ドライバ出力 Y_1 に出力するものである。なお、図6の例において、互いに異なる電圧値を有する $2^3=8$ 個の基準電圧 $V_0\sim V_7$ は図外発生源から供給される。

[0004]

【発明が解決しようとする課題】上記構成では、表示の階調数と基準電圧の数とは等しくなるため、多階調化するためには基準信号の数を多くする必要がある。しかし、基準電圧の数が多くなると基準電圧をデータ線側ドライバICに供給するための配線スペースが広くなって表示パネルの小型化に対し支障となる。そのため、データ線側ドライバICの実装スペースが制限されている場合は多階調化が困難であるという問題がある。また、基準電圧の数が多くなるとデータ線側ドライバIC内の配線スペースも広くなり、ICの小型化が困難となるため、コスト低下の支障となる。

【0005】そこで、フレームあるいはフィールド毎に

画素を点滅させることで中間調表示を行うフレームレー トコントロール(FRC)法を採用したTFT式アクテ ィブマトリクス型液晶表示装置がある。例えば、3フィ ールドで1フレームを構成し、2ビットのデジタル映像 信号により4階調の表示を行う場合、図7の(2)に示 すようにデジタル映像信号(D_1 、 D_0)を周辺回路 121により演算処理してソースドライバ122に入力 し、図7の(1)に示すように、最も暗い第1階調では 3フィールド連続して画素を消灯状態とし、3番目に明 10 るい第2階調では2フィールドは画素を消灯状態とする と共に1フィールドは画素を点灯状態とし、2番目に明 るい第3階調では1フィールドは画素を消灯状態とする と共に2フィールドは画素を点灯状態とし、最も明るい 第4階調では3フィールド連続して画素を点灯状態とす るものである。また、相隣接する画素が連なって点滅す るとフリッカが目立つため、複数の画素を1グループと し、各グループ内の画素をモザイク模様を呈するように 点滅させることが行われる。しかし、このようなフレー ムレートコントロールを行うためにはデジタル映像信号 20 を予め演算処理してからソースドライバに送る必要があ り、ソースドライバの周辺回路121が複雑化するとい う問題がある。

【0006】本発明は、上記従来技術の問題を解決することのできる表示装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は、マトリクス型表示パネルの各データ線にデジタル映像信号に対応する電圧値の階調信号を出力する表示装置において、そのデジタル映像信号は上位ビットより順にm個(m≥2)のデジタル映像信号群に分割され、各デジタル映像信号群に対応したm個の基準電圧群のそれぞれから、各デジタル映像信号群に対応した基準電圧が選択され、選択されたm個の基準電圧値を平均化した電圧値の階調信号がデータ線に出力されることを特徴とする。

[0008]

【作用】本発明の構成によれば、例えばデジタル映像信号をnビットとすると共に、上位よりaビットとbビット(a+b=n)に2分割した場合、上位aビットのデジタル映像信号に対応する基準電圧を、2a個の基準電40 圧からなる第1の基準電圧群から選択し、下位bビットのデジタル映像信号に対応する基準電圧を、2b個の基準電圧からなる第2の基準電圧群から選択する。その第1の基準信号群から選択された基準電圧と第2の基準電圧がら選択された基準電圧の平均値を電圧値とする階調信号がデータ線に出力される。よって、その階調数の最大値は、第1の基準電圧群の基準電圧数2bとの積であって、2a+b=2n階調にすることができる。一方、その基準信号数は2a+2bであり、デジタル映像信号が3ビット以上であれば基準信号数を階調数よりも少なくすることができ

る。これにより、従来であれば階調数と基準電圧の数が 等しかったのに比べ、基準電圧を多くすることなく階調 数を多くすることができる。

[0009]

Ł

【実施例】以下、図面を参照して本発明の実施例を説明 する。

【0010】図5は、デジタル映像信号に対応する画像を表示することのできるTFT式アクティブマトリクス型液晶表示装置の構成を示すもので、液晶表示パネル51のデータ線側ドライバICであるソースドライバ52と、走査線側ドライバICであるゲートドライバ53とを備える。そのソースドライバ52から液晶表示パネル51の各データ線55にデジタル映像信号に対応する階調表示信号が出力され、その映像信号の水平同期信号と垂直同期信号とに応じソースドライバ52とゲートドライバ53に図外制御装置から駆動信号が送られることで画像が表示される。

【0011】図1は本発明の実施例の階調駆動回路を示 すブロック図であって、液晶表示素子1画素当たり2ⁿ 階調(ただしnは2以上の整数)の階調表示を再現する 例を示すものである。図1において、表示画素に対応し たnビットのデジタル映像信号データD0~Dnをシフ トクロックCPのタイミングでデータレジスタ回路2に 順次格納する。そして、1水平走査線分のデジタル映像 信号データがデータレジスタ回路2に格納されると、〇 E信号のタイミングで同時にラッチ回路3に格納され る。ここでデータレジスタ回路2及びラッチ回路3が本 発明におけるメモリ回路に対応する。ラッチ回路3から 出力されたデジタル映像信号データはレベルシフタ回路 4を経た後、D/A変換回路5に入力される。D/A変 換回路5はr種(2<r<2ⁿ)の階調駆動用基準電圧 $(V_0 \sim V_r)$ を入力し、n ビットのデジタル映像信号 データに対応した電圧値を各データ線 $O_1 \sim O_k$ に出力 する。

【0012】図2は本発明の実施例によるD/A変換回 路を示すものである。図1におけるレベルシフト回路5 から出力されるnビットのデジタル映像信号は上位aビ ットと下位bビット(a+b=n)の2群に分割され、 それぞれ上位aビット用デコーダ回路21と下位bビッ ト用デコーダ回路22に入力される。各デコーダ回路2 1、22は入力されるデジタル映像信号に応じて、図外 発生源から供給される $2^a = A$ 個の基準電圧($V_{11} \sim V$ 1A)から成る第1の基準電圧群23、及び2b=B個の 基準電圧 (V21~V2B) から成る第2の基準電圧群24 の二つの基準電圧源より、アナログスイッチSW11~S W_{1A} 、及び SW_{21} ~ SW_{2B} によって、それぞれ一つの基 準電圧を選択する。図2中のX点における電圧値は、基 準電圧群23、24から選択された二つの基準電圧がデ コーダ回路21、22によってON状態となったSW $_{11}$ $\sim SW_{1A}$ のうちの一つ、及び $SW_{21}\sim SW_{2B}$ のうちの一 つのアナログスイッチのON抵抗によってその電圧値が 平均化された値となり、この電圧値がバッファアンプ回 路25からマトリクス型表示パネルのデータ線26に出 力される。

【0013】上記構成において、各基準電圧群を構成す

る基準電圧数の合計は階調数よりも少なくなるように設 定される。例えば、デジタル映像信号を6ビットとして 上位3ビットと下位3ビットの2群に分割する場合、そ の上位3ビットのデジタル映像信号(D₁ からD₃)に 対応して第1の基準信号群($V_1 \sim V_8$)に含まれる各 基準電圧を図3の(1)に示すように設定し、その下位 $3ビットのデジタル映像信号(<math>D_4 \sim D_6$)に対応して 第2の基準信号群 (V₉ ~ V₁₆) に含まれる各基準電圧 を図3の(2)に示すように設定することで、図3の (3) に示すように互いに異なる電圧値を有する64階 調の階調信号を得ることができる。これにより、図3の (4)に示すように、液晶表示装置の各画素の透過率を 階調信号の電圧値に応じて変化させることができる。す なわち、その階調数の最大値は、第1の基準電圧群の基 準電圧数2a と第2の基準電圧群の基準電圧数2b との 積であって、 $2^{a+b} = 2^n$ 階調(図示の例では64階 調)にすることができる。一方、その基準電圧数は2a +2^b 個(図示の例では16個)であり、デジタル映像 信号が3ビット以上であれば基準電圧数を階調数よりも 少なくすることができる。すなわち、従来であれば階調 数と基準電圧数が等しかったのに比べ、基準電圧を多く することなく階調数を多くすることができる。さらに、 デジタル映像信号の分割数、及びこれに対応する基準電 圧群数は3以上とすることも可能である。なお図2のデ ータ線26に出力される階調信号の電圧値は、液晶の劣 化防止のため1フィールド毎に極性を正負反転するよ う、また、フリッカ防止のため1水平期間毎に極性を正 負反転するよう各基準電圧を交流化してもよい。

【0014】上記液晶表示装置によれば、ソースドライバ2の周辺回路を複雑化することなく表示の階調数よりも階調駆動用基準電圧の数を少なくすることができ、ソースドライバ2の実装スペースが制限されている場合でも多階調化を行うことができる。

【0015】図4は本発明の第2実施例を示す。上記実 40 施例との相違は、デジタル映像信号の各分割信号を互い に異なる二つのソースドライバ6、6"に入力するようにした点にある。また、本実施例で使用されるソース ドライバーは従来例として図6に示したような一般的に 市販されているものでよい。すなわち図4において、デジタル映像信号の総ビット数をnとするとn=n'+n"であり、上位n'ビットのデジタル映像信号(D_{11} ~ D_{1n})をソースドライバ6"に入力し、下位n"ビットのデジタル映像信号(D_{21} ~ D_{2n} ")をソースドライバ6"に入力する。この場合、デジタル映像信号(D_{21} 0~ D_{21} 1~ D_{21} 1、及び D_{21} 2)は、シフトレジスタ回

Ł

路1、及び1"に共通に接続されたシフトクロックC Pのタイミングでデータレジスタ回路2'、及び2"に それぞれ順次格納される。次に、ソースドライバー6' のデータレジスタ回路 2'に入力される上位 n'ビット のデジタル映像信号に応じ、D/A変換回路5'に外部 発生源から入力される $\mathbf{r}' = 2^{\mathbf{n}'}$ 個の基準電圧群(\mathbf{V}_{11} ~V_{1r}·)から一つの基準電圧が選択され階調信号とし て出力される。同様にソースドライバ6"では、入力さ れる下位 n"ビットのデジタル映像信号に応じて r"= 2ⁿ 個の基準電圧群 (V₂₁~V_{2r}) から一つの基準電 圧が選択され出力される。なお、ソースドライバ6'、 6"からの出力はラッチ回路3′、および3"に共通し て接続されたOE信号のタイミングで行われる。さら に、ソースドライバ6′、6″の出力数は等しく、ソー スドライバ6'の出力を $O_{11} \sim O_{1k}$ 、ソースドライバ 6"の出力を $O_{21} \sim O_{2k}$ とすれば、出力 O_{1j} と出力 O_{2j} (ただし $1 \le j \le k$) はソースドライバ6'、6'' の外 部において共通のデータ線($O_1 \sim O_k$)に接続されて いる。

【0016】上記構成によれば、ソースドライバ6'の 20 基準電圧群 $(V_{11} \sim V_{1r})$ よりn = n' + n'') ビ ットのデジタル映像信号の上位n'ビットに対応した基 準電圧が選択出力され、ソースドライバ6"の基準電圧 群 $(V_{21} \sim V_{2r})$ より下位 n ビットに対応した基準 電圧が選択出力され、これら一対の基準電圧の平均値を 電圧値とする階調信号が各データ線25に出力される。 各基準電圧群の基準電圧数の合計は階調数よりも少なく なるように設定される。これにより、本実施例では前記 実施例と同様の作用効果を奏することができる。また、 本実施例では各ソースドライバ6'、6"それぞれに入 30 力されるデジタル映像信号のビット数は、前記実施例の ソースドライバ6に入力されるデジタル映像信号のビッ ト数よりも少ないので、各ソースドライバ6′、6″と して安価なものを用いることができる。一方、前記実施 例では各データ線25に単一のソースドライバ6を接続 すればよいので、各データ線55に二つのソースドライ バ6、6"を接続する本実施例よりもソースドライバ 6の実装は容易である。

【0017】なお、本発明は上記各実施例に限定されな

い。例えば、上記実施例ではデジタル映像信号は各分割信号が同数のビットデータを有するように分割されたが、異なる数のビットデータを有するように分割してもよい。また、デジタル映像信号の具体的ビット数や基準信号の電圧値は上記各実施例に限定されるものではなく、基準電圧の数が階調数よりも少なくなるように設定されていればよい。

[0018]

【発明の効果】本発明によれば、デジタル映像信号を上 位ビットより順にm個(m≥ 2)のデジタル映像信号群 に分割し、各デジタル映像信号群に対応したm個の基準 電圧群のそれぞれから、各デジタル映像信号群に対応し た基準電圧を選択し、選択したm個の基準電圧値を平均 化した電圧値の階調信号がデータ線に出力することか ら、周辺回路を複雑化することなく表示の階調数よりも 基準電圧の数を少なくすることができ、データ線側ドラ イバICの実装スペースが制限されている場合でも多階 調化を行うことができる。

【図面の簡単な説明】

20 【図1】本発明の第1実施例のTFT式アクティブマト リクス型液晶表示装置のソースドライバの回路ブロック を示す図

【図2】本発明の第1実施例のTFT式アクティブマトリクス型液晶表示装置のソースドライバのD/A変換回路を示す図

【図3】本発明の実施例のTFT式アクティブマトリクス型液晶表示装置のデジタル映像信号と基準電圧と階調信号の具体的数値を示す図

【図4】本発明の第2実施例のTFT式アクティブマト リクス型液晶表示装置のソースドライバの構成を示す図 【図5】本発明の実施例のTFT式アクティブマトリク ス型液晶表示装置の構成を示す図

【図6】従来例のTFT式アクティブマトリクス型液晶 表示装置のソースドライバの構成を示す図


【図7】従来のTFT式アクティブマトリクス型液晶表示装置の(1)は作用説明図、(2)は構成説明図

【符号の説明】

51 表示パネル

55 データ線

CP シフトレジスター1
Do データレジスター2
OE ラッチ 回路 3
レベルシフタ回路 4
V, D/A変換回路 5




[図3]


(1)				
$^{(1)}$	D,	D 2	D s	$V_1 \sim a (V)$
	0	0	0	$V_i = 2.0$
	0	0	1	$V_2 = 2.8$
	0	1	0	$V_3 = 3.6$
	0	1	1	$V_4 = 4.4$
!	1	0	0	$V_5 = 5.2$
	1	0	1	$V_6 = 6.0$
	1	1	0	$V_7 = 6.8$
	1	1	1	$V_8 = 7.6$

(2)				
(2)	D_4	Dь	D 6	$V_{9 \sim 16}(V)$
	0	0	0	$V_{q} = 2.0$
	0	0	1	$V_{10} = 2.1$
	0	1	0	$V_{ij}=2.2$
	0	1	1	$V_{12} = 2.3$
	1	0	0	$V_{ij}=2.4$
	1	0	1	$V_{14} = 2.5$
	1	1	0	V ₁₅ = 2.6
	1	1	1	$V_{i6}=2.7$


(8)	階 調 No.	V ₁ ~ B (V)	Vo ~ 16(V)	$(V_{1 \sim 8} + V_{9 \sim 18})/2(V)$
	1	2.0	2.0	2.0
	2	2.0	2.1	2.05
	3	2.0	2.2	2.10
	\$	5	\$	5
	28	4.4	2.3	3.35
	\$	Ş	5	\$
	62	7.6	2,5	5.05
	63	7.6	2.6	5.10
	64	7,8	2.7	5.15



【図5】



[図6]



【図7】

